نوآوری در ساخت تراشه: لایه‌های جدید برای افزایش توان

نوآوری در ساخت تراشه: لایه‌های جدید برای افزایش توان

نیک، در اوایل دهه 1980 با بازی و کامپیوترها آشنا شد. پس از فارغ‌التحصیلی از دانشگاه به عنوان معلم فیزیک و IT مشغول به کار شد و اواخر دهه 90 نوشتن درباره فناوری را آغاز کرد که منجر به همکاری او با MadOnion برای نگارش راهنماهای 3DMark و PCMark گردید. پس از یک دوره کوتاه در Beyond3D.com، نیک به‌طور تمام‌وقت به Futuremark (نام تجاری جدید MadOnion) پیوست و به عنوان سردبیر بخش بازی‌های رایانه‌ای YouGamers فعالیت کرد. با تعطیلی این وب‌سایت، او برای سال‌ها به عنوان مدرس مهندسی و علوم کامپیوتر مشغول بود اما اشتیاقش را در نوشتن حفظ کرد. این موضوع منجر به چهار سال حضور در TechSpot.com شد که طی آن تمام جنبه‌های فناوری و رایانه‌ها را پوشش می‌داد. نیک صراحتاً اعتراف می‌کند که بیش از حد شیفته GPUها و بازی‌های نقش‌آفرینی جهان‌باز است، اما این موضوع امروزه بسیار رایج شده است.

با افزایش هزینه‌های تولید نودهای فرآیند کوچک‌تر، مهندسان سازنده تراشه به دنبال راه‌حل‌های جایگزین برای افزایش تعداد ترانزیستورها در یک دی (die) هستند. این رویکرد تا حدودی شبیه به پشته‌بندی سنتی تراشه‌ها است؛ گروهی از محققان راهکاری ابداع کرده‌اند که امکان پیاده‌سازی یک لایه اضافی از سوئیچ‌های میکروسکوپی بر روی یک دی تکمیل‌شده را فراهم می‌کند، با قرار دادن آن‌ها در محل عبور توان و سیگنال‌ها.

نکته مهم اینجاست که به طور تئوری امکان وجود چند لایه ترانزیستور وجود دارد. اما متاسفانه مواد مورد استفاده در فرآیند ساخت بسیار حساس به گرما هستند. به همین دلیل، تیم تحقیقاتی MIT رویکرد خود را تغییر داد تا راه حلی برای این مشکل پیدا کند.

با بررسی جزئیات کار انجام شده توسط گروه مهندسی برق و علوم کامپیوتر دانشگاه MIT، دانشگاه واتروو (University of Waterloo) و شرکت سامسونگ الکترونیکس، متوجه می‌شوید که شرح دقیق آن در یک جمله دشوار است. فرآیند ساخت CMOS سنتی شامل اعمال و سپس حکاکی لایه‌های مکرر از مواد مختلف بر روی ویفر سیلیکونی فوق‌العاده خالص است. لایه زیرین (که توسط MIT به عنوان «جبهه» شناخته می‌شود) شامل ترانزیستورهای تراشه یا خازن‌ها (در مورد DRAM) هستند.

نتیجه نهایی چیست؟ یک تراشه با چگالی ترانزیستوری بالاتر از تراشه‌ای است که فاقد لایه‌های اضافی است. با این حال، جالب است بدانید که هنوز نباید خیلی هیجان‌زده باشید؛ زیرا تحقیق هنوز به مرحله تبدیل تمام این موارد به مدارهای قابل استفاده نرسیده است، اما همه معماری‌های تراشه از همین ابتدا آغاز می‌شوند.

محققان قبلاً راهی برای اعمال چند لایه ترانزیستور روی یکدیگر کشف کرده‌اند. اگر پردازنده‌های آینده بتوانند با استفاده از هر دو تکنیک و همچنین پشته‌بندی سنتی تراشه‌ها ساخته شوند، آنگاه سقف چگالی ترانزیستورها به شدت جابجا خواهد شد.

به عبارت دیگر، آن‌ها یک لایه جدید از ترانزیستور را به پشت‌سر (backend) اعمال کردند. اما حتی این هم برای محافظت از «جبهه» حساس در برابر گرما کافی نیست. محققان با استفاده از یک لایه بسیار نازک (فقط 2 نانومتر ضخامت) از اکسید ایندیم آمورف، این مشکل را حل کردند.

استفاده از چنین لایه‌ای به دمای پایین‌تری برای اعمال نیاز دارد که از آسیب دیدن «جبهه» جلوگیری می‌کند. همچنین گروه تحقیقاتی کشف کرده‌اند که می‌توان با استفاده از یک لایه از اکسید هافنیوم-زیرکونیوم فِروالکتریک، سلول‌های حافظه ایجاد کرد.

از سوی دیگر، این پیشرفت‌ها نشان می‌دهد که شایعات مربوط به مرگ قانون مور (Moore’s Law) بی‌اساس است. با توجه به اینکه قانون مور ممکن است در سال‌های اخیر کمی ناهموار به نظر رسیده باشد، کارهای مشابه این مورد، امیدواری را زنده نگه می‌دارد.

📌 توجه: این مطلب از منابع بین‌المللی ترجمه و بازنویسی شده است.